Blog

Intel@ AtomiM Processor N270 (512K cache, 1. 60 GHZ, 533 MHZ FSB) Instruction Set 32-bit 0) Quantas palavras da memória RAM podem ser armazenadas simultaneamente na memóna cache? Memoria = 512k, Ver link de linhas de endereço N = 19 M = 8 Ver link de palavras Realizando o Calculo, M*N, obtemos 8* 19, sendo a resposta de 1 52 palavras por ciclo. 20) Calcule quantos blocos possui a memória RAM? Memoria = 512k Ver l’ Realizando o Calculo, de 9728 blocos. to view nut*ge 12, sendo a resposta 30) Qual o tamanho mínimo, em bits, do barramento de endereço?

Barramento de Endereço: Sua largura (em bits) determina o amanho máximo da memória principal que o processador pode gerenciar. Nossos processadores de 32 bits (barramento de dados) é comum terem 32 bits no barramento de endereços, mas é mera coincidência). Lembrando que cada palavra equivale a 8 Bits, e que estas palavras são enviadas para o barramento de endereço do processador. Então o tamanho minimo aplicado do barramento de endereço é de 8 bits 40) Qual o tamanho, em bits, do Registrador PC? O tamanho igual ao tamanho do acumulador. byte 60) Defina os campos de endereço para mapeamento direto? Para nossa conclusão o Netbook, possui 1 GB de Ram, dividiremos ste total por 8. 192 blocos . Ver link de mapeamento direto da cache 1 . 073. 741 -824 / 8. 192 131. 072 Deste Total aplicamos a regra para transformar o valor de bytes para kbytes 131. 072 / 1024 = 128 kbytes. Sendo assim para mapeamento de memoria possui 128 kbytes, por campo de endereço. Microprocessador – Linha de Endereço É a quantidade de entrada de endereço que uma memoria deve Exemplo: uma memoria de 512MB tem de possuir 29 linhas de endereço.

A linha de endereço tem a capacidade de armazenar 1024 bytes, sendo assim: para sabermos a quantidade de linha de endereço que a memoria possui. eremos de usar a função 2AN= X bytes, onde N é a linha de endereço e Xé o tamanho da memoria em bytes. Neste caso a solução fica. 2AN= 512M3 –> 536. 870. 912 bytes. Criei uma tabela para facilitar a consulta destes valores, lembrando que 0 2 em (2AN=X bytes) é igual a quantidade de operadores de uma memoria. em nossos ATPS, os valores de operadores, é de 2 operadores. Segue link da tabela. que resulta em 2A2g 536. 870. 12 PAGF70F11 POR PALAVRAS (células) (um sufixo, indicando formato binário) AO Al A3 OOOOOOOOOOb I e assim por diante A28 ATPS – Introdução a organização de computadores 1 – Etapa 2 Passo 3 Responda a questão a seguir considerando a organlzação do sistema apresentado no desafio e supondo que cada caractere é codificado com 16 bytes, resolveu-se armazenar na memória deste sistema um conjunto de caracteres do seguinte modo: a partir do endereço (hexadecimal) (1 A2D-27FA)hexa, foram escritos sucessivamente grupos de 10 caracteres iguais, iniciando pelo grupo de As, seguido do grupo de as, e assim por diante [TANENBAUM, 2006].

Qual deverá ser o endereço correspondente ao local onde está armazenado o primeiro J? Endereço Inicial I Endereço de Armazenamento (HEX) Endereço Correspondente (HEX) A+O*IO A+I*IO A+2*10 A+3*lO A+4*1 0 A+6*1 0 A+7*10 A+8*l O 10h 110h 20 30 h 40 h 50 h 60 h 80 h 90 h IA2D-27FA h IA2D-281Ah I A2D-282A h I A2D-283A h I A2D-285A h I A2D-287A h I IA2D-288A h Calculo final do Endereço armazenado do primeiro J.

Sabendo que o valor inicial é IA2D-27FA h + 90 h IA2D-288A h Endereço armazenado do PAGF30F11 D-288A h primeiro Jé IA2D-288A h Microprocessador – Cache com Mapeamento Direto Marcadores:Ciencias Computação O cache com mapeamento direto é a maneira mais simples de se criar um cache de memória. Nesta configuração a memória RAM é dividida no mesmo número de linhas que existem dentro do ache de memória. Se tivermos um micro com 1 GB de memória RAM, esse 1 GB será dividido em 8. 192 blocos (assumindo que o cache de memória use a configuração que descrevemos acima), cada um com 128 KB (1. 73. 741. 824 / 8. 192 – 131. 072 – lembre- se que 1 GB é igual a 2A30 bytes, 1 MB é igual a 2’x20 bytes e 1 KB é igual a 2M0 bytes). Se o micro tivesse 512 MB a memória também seria dlvidida em 8. 192 blocos, mas desta vez cada bloco teria 64 KB. E assim por diante. Nós ilustramos essa organização na Figura abaixo. http://l bp. bIogspot. com/-u-UB-34DCkA,’Td30SFl 1 CCI /AAPAAAAAB 1 A/awO D6we8uZl/s400/i magev. if clique para ampliarComo o cache com mapeamento direto funciona. A principal vantagem do mapeamento direto é que essa é a configuração mais fácil de ser implementada.

Quando o processador solicita por um dado endereço da memória RAM (por exemplo, o endereço 1-000), o controlador de cache carregará uma linha (64 bytes) da memória RAM e armazenará esta linha no cache de memória (isto é, endereço 1. 000 até 1. 063, assumindo que estamos usando um esquema de endereçamento de 8 bits só para ajudar em nossos exemplos). Portanto se o processador solicitar novamente o conteúdo deste endereço ou de alguns ndereços próximos desse (ou seja, qualquer endereço na faixa de 1. 000 a 1. 063) eles já estarão dentr PAGFd0F11 próximos desse (ou seja, qualquer endereço na faixa de 1. 00 a 1. 063) eles já estarão dentro do cache. O problema é que se o processador precisar de dois endereços que estão mapeados na mesma linha do cache, um erro do cache acontecerá (este problema é chamado colisão ou conflito). Continuando nosso exemplo, se o processador solicitar o endereço 1. 000 e então solicitar o endereço 2. 000, um erro do cache acontecerá porque esses dois endereços estão dentro do mesmo bloco (os primeiros 28 KB da memória RAM), e o que estava dentro do cache era uma linha começando com o endereço 1. 000. Portanto o controlador de cache carregará a linha do endereço 2. 00 e armazenará ela na primeira linha do cache de memória, limpando o conteúdo antigo, em nosso caso a linha de endereço 1000. 0 problema continua. Se o processador tem de executar um laço de repetição (loop) maior do que 64 bytes, haverá um erro do cache durante o tempo de duração do loop. Por exemplo, se o loop for do endereço 1. 000 até o endereço 1. 100, o processador terá de carregar todas as instruções diretamente da memória RAM enquanto o loop durar. Isto acontecerá porque o cache terá o conteúdo do endereço 1. 000 até 1. 063 e quando o processador solicitar o conteúdo do endereço 1. 00 ele terá buscá-lo na memória RAVI, e o controlador de cache carregará os endereços 1 . 100 até 1. 163. Quando o processador solicitar o endereço 1. 000 novamente ele terá que voltar na memória RANI, já que o cache não tem mais o conteúdo do endereço 1. 000. Se este loop for executado 1. 000 vezes, o processador terá que ir à memória RAM 1 . OOO vezes. E por isso for executado 1. 000 vezes, o processador terá que ir à memória RAM 1 . OOO vezes. É por isso que o cache com mapeamento direto é a configuração de cache menos eficiente e não é mais usada — pelo menos nos PCs.

Microprocessador – Quantidades de palavras na memoria! Palavras em ciências da computação, é a celula da memoria. Célula da memoria é a menor parte da memoria, que corresponde por padrão hoje do mercado de eletrônicos, no valor de 8 bytes, mas em alguns casos de hardware específicos ( antigos elou projetados para alguma função especifica), podem variar de 2,4,8,1 6,32, 64 bytes, por palavra. // Site consulta Uma palavra consiste em uma unidade de informação anipulada pela arquitetura do computador em questão, em uma determinada arquitetura, a palavra consiste em uma sequência de m bits.

Por conveniência, utilizamos m = 8, uma vez que um byte é a porção mínima de representação de dados. Nada impediria, no entanto, que m fosse outro valor, como 16, 32 ou 64. Na verdade, este é o caso em implementações efetivas, os primeiros computadores pessoais (PCS) utilizavam palavras de 8 bits, logo apareceram os PCS com palavras de 16 bits. Hoje já temos processadores de 64 bits disponíveis, embora os de 32 ainda dominem o mercado. // Então para resolver problemas de ATPS relacionados a omputadores de 32bits, devemos usar utilizar o padrão de mercado de 8 bits com esta referencia possuímos o m=8, para cálculos de memonas.

Microprocessador – Blocos de Memorias Marcadores:Ciencias Com uta ao Bloco de memorias nada Bloco de memorias nada mais é que a quantidade de memoria x a quantidade de linhas de endereço, Urna memoria com 256 bytes, precisa de 8 linhas para endereçamento (2A8 = 256, identificados de A7 até AO ) entao o tamanho do bloco é de N * MP = 256 = 2048 Total de blocos, 2048 Microprocessador – Tabelas de endereçamentos Tabela de Cálculos de tamanhos de memórias.

Sigla I Tamanho Tamanho convertldo riginal B I Byte Ilbyte | 8 bits I Tamanho KB MB ZB YB I Kilo-byte 1 kilo-byte 1024 bytes megabyte | 1 megabyte | 1024 kilobytes gigabyte ter a byte I petabyte exabyte zettabyte I yottabyte | 1 gigabyte 1024 megabytes Iterabyte 1024 gigabytes 1 petabyte 1 024 terabytes I 1 exabyte 1024 petabytes Izettabyte 1 yottabyte Tabela de memórias de bytes Exemplo de memória 1024 exabytes 1024 zettabytes I Total em bytes I Total em bits 18 12 116 12 B I 14 132 14 B I 18 164 1 B II 12 4 116 | 32 | 64 116 1128 132 1 256 164 1512 168 32 B 256 | 32 B 164 1 | 128 | 256 | 512 | 1024 64 1512 64 B I 128 255 512 1024 | 128 B 2048 | 256 B 4096 512 B | 8192 1024 B Tabela de memórias de kilobytes. Tamanho Exemplo de memória Total em bytes em bits Exemplo de memória 16 64 2. 048 4. 096 8. 192 16. 384 | 32. 768 65. 536 16. 384 2 KB 32. 768 131. 072 | 16 | 262. 144 | 32 KB | 524. 288 | 128 | 131. 072 1. 048. 576 | 128 KB | 256 | 262. 144 2. 097. 152 | 256 KB | 512 | 524. 288 4. 194. 304 | 512 KB 1. 048. 576 | 8. 388. 608 | 1024 KB Tabela de memórias de megabytes 2. 097. 152 16. 777. 216 33. 554. 432 8. 388. 608 67. 108. 864 2M3 8MB 134. 217. 728 | 16 MB | 268435. 456 | 32 MB | 67. 108. 864 | 536. 870. 12 | 64 MB | 134. 217. 728 1. 073. 7 MB I MB | 512 536. 870. 12 | 268. 435. 456 | 536. 870. 912 64 MB 1. 073. 741. 824 2. 147. 483. 648 4. 294. 967. 296 | 128 MB 256 MB 1512 MB Tabela de memórias de gigabytes Total em bytes I Total 2 8 32 | 1. 073. 741. 824 | 8. 589. 934. 592 | 2. 147. 483. 648 | 17. 179. 869. 184 | 4. 294. 957. 296 34. 359. 738. 368 | 8. 589. 934. 592 | 68. 719. 476. 736 IGB I 12 GB 18 GB 17. 179. 869. 184 68. 719. 476. 736 137. 438. 953. 472 274. 877. 906. 944 549. 755. 813. 888 | 1. 099. 511. 627. 776 2. 199. 023. 255. 552 4. 398. 046. 511. 104 Tabela de memórias de terabytes 14 1. 099. 51 1. 627. 776 8. 796. 093. 022. 208 17. 592. 186. 44. 416 35. 184. 372. 88. 832 70. 368. 744. 177. 664 16 GB 32 GB 64 GB 12 TB PAGF40F11 16 TB TB | 32 32 TB 64 TB 128 TB | 256 TB | 512 TB 17. 592. 186. 044. 415 | 35. 184. 372. 088. 832 70. 368. 744. 177. 664 | 8 TB | 140. 737. 488. 355. 328 | 281. 474. 976. 710. 656 562. 949. 953. 421 . 312 140. 737. 488. 355. 328 | 562. 949. 953. 421. 312 | 1. 125. 899. 906. 842. 620 | 2. 251. 799. 813. 685. 250 | 4. 503. 599. 627. 370. 500 Tabelas de expoentes Operador de memória I Expoente(Linhas de endereço) Tamanho dememoria (Bytes) medidas) Tamanho de memorias (Em 16 B | 323 64 g 128 B 256 B 10 113 15 | 2048 | 4096 1 6384 | 32768 | 65536 1024 a 32 KB